AMD esta ya creando los sucesores a los APUs BobCat destinados al mercado de ultra bajo consumo, con lo que esta preparado para hacer frente a Intel y sus nuevos procesadores Atom Valleyview basados en la nueva arquitectura Silvermontque, tales procesadores de AMD estan destinados la mercado de Tablets, netbooks y otros aparatos SoCs de uso multiple.
Los APUs Jaguar vienen a ampliar la familia de serie C y serie E que estan destinados al mercado de ultra bajo consumo. Lo curioso es que seran los primeros en tomar los mejor de la arquitectura anterior en los APUs Llano y la actual en los APUs Trinity.
* Usando el concepto CMT de computacion basada en modulos, donde un modulo esta conformado por dos nucleos que comparten elementos clave, se logra un menor consumo electrico sin alterar el rendimiento. Util para tareas de alto paralelismo.
* Usando el concepto SMT tradicional se logra un buen rendimiento en tareas monohilo usando la base de LLano [K10.6]
Estaran fabricados a 28nm con un mayor IPC a los APUs actuales serie C y E con un muy mejorado iGP basado en la poderosa arquitectura NextGen de las radeon serie HD7000, mejorando el desempeño en tareas de video y ni que decir de las tareas de computo Heterogeneo donde se comparte la carga de trabajo entre el CPU y el iGP.
[quote=»David Sarmiento Portocarrero»]
[b]La arquitectura AMD Jaguar[/b]
Jaguar está basado en la arquitectura K10.6 (usada en los núcleos Husky de los APU Llano, de todas formas más avanzada que K10.5 en la que está basada Bobcat), pero con nuevos refinamientos tomados de las modernas arquitecturas modulares de AMD (Bulldozer, Piledriver, Steamroller y Excavator), aunque obviamente rediseñada para enfocarse en un producto de bajo consumo.
Arquitectura K10.6 evolucionada y llevada al límite
Al estar basado en la arquitectura K10.6, Jaguar está conformado por núcleos independientes (a los que denominaremos núcleos Jaguar), cada uno conformado por un núcleo x86 de enteros, L1 (I/D Instrucciones y Datos) y una nueva y potente unidad de punto flotante “FPU” de 128 bits (la FPU de Bobcat es de 64 bits) compatible con instrucciones AVX de 128 bits; para ejecutar instrucciones AVX de 256 bits debe hacerlo en dos pasadas, pero considerando que se trata de un chip de bajo consumo es muy poco probable que se destine a dicho tipo de instrucciones.
Las similitudes con K10.6 se terminan allí, pues AMD hizo un rediseño la arquitectura para dotarla de los avanzados juegos de instrucciones presentes en los actuales microprocesadores AMD FX-Series “Bulldozer” como: SSE 4.1, SSE 4.2, AES (encriptación), CLMUL, MOVBE, AVX 1.0, XSAVE/XSAVEOPT, F16C y BMI. Jaguar no trae las instrucciones FMA4, factor que no es de extrañar considerando que está orientada a chips de bajo consumo.
Los núcleos Jaguar comparten una unidad de cache L2 de datos a la que AMD denomina Shared Cache Unit (SCU), la cual está conformada por cuatro bancos de 512KB cada uno (2MB en total) y es capaz de funcionar a la mitad de la frecuencia del chip, sólo funcionando a la velocidad completa del chip cuando alguna aplicación intensiva lo requiera, todo ello administrado por una interfaz L2, la que se comunica directamente con el cache de primer nivel L1. Éste es un esquema que debe ahorrar muchos transistores y a la vez simplifica el diseño del chip, algo que de cierta forma nos recuerda que AMD no abandona su tendencia hacia el diseño de hardware modular compartido.
Un mayor rendimiento por ciclo (IPC)
AMD afirma haber realizado muchas mejoras a la arquitectura Jaguar con relación a Bobcat. Entre ellas, tenemos una nueva unidad de división rápida por hardware (basada en la presente en los APU Llano), unidades de predicción de saltos, prefetcher, fetch y decode mejoradas, más recursos destinados a la ejecución fuera de orden, schedulers más robustos, y mejoras en sus cache L1 (menores latencias), los que ahora poseen una mejor intercomunicación con el FPU.
Las optimizaciones mencionadas en el párrafo anterior permitirán que Jaguar posea un rendimiento por ciclo (IPC) más del 15% superior al de Bobcat, pero a la vez con un menor consumo a la misma frecuencia, lo cual le permitirá ofrecer frecuencias de funcionamiento hasta 10% superiores, es decir, podríamos tener productos Jaguar doble núcleo funcionando a 2GHz y con un rendimiento cerca del 30% superior al del futuro APU AMD E2-1800. Nada mal para un chip de bajo consumo.
Mejor virtualización
Otra de las áreas en las que AMD afirma haber trabajado es en el soporte mejorado a la virtualización, subiendo en gran medida el rendimiento en dicha área, lo que nos hace suponer que podría haber diseñado Jaguar para producir no sólo APUs y SoCs enfocadas a equipos de escritorio y portátiles de bajo consumo, sino también para su uso en futuros productos enfocados a servidores de bajo consumo, los que podrían salir bajo la marca Opteron o FirePro.
La unidad de cómputo Jaguar
AMD denomina a la combinación de los cuatro núcleos Jaguar y la unidad de cache L2 compartida (SCU) una Unidad de Cómputo Jaguar (CU o Compute Unit); esta unidad estará acompañada de un renovado IGP, del cual AMD aún no ha brindado detalles, pero suponemos que estará basado en la arquitectura gráfica VLIW4 usada en los APU Trinity y en los GPUs AMD Radeon HD 6900 Series, o quizá en una versión recortada de la arquitectura Graphics Core Next (Radeon HD 7000).
El controlador de memoria de Jaguar
En cuanto al controlador de memoria integrado, Jaguar posee un mejorado controlador de memoria mono-canal (single channel) de 40 bits, con un soporte máximo de 1TB (1000GB) de memoria instalada, pero aún se desconoce su frecuencia de funcionamiento.
Los futuros APU basados en Jaguar
Los primeros productos de AMD basados en la nueva arquitectura Bobcat serán el APU Kabini y el SoC Temash, los que estarán fabricados con el proceso de manufactura de 28nm (aún desconocemos si el fabricante de dichos chips será Global Foundries o TSMC), y serán lanzados en algún momento del próximo año.
[/quote]
Fuente: chw.net
